一种TIADC系统时钟偏斜误差的全并行校正方法

摘要：

给出了一种TIADC系统时钟偏斜误差全并行结构的校正方法.该方法利用串并转换实现高速数据的降速,再利用滤波器的多相分解技术构建一个16×16的滤波器阵列对时钟偏斜误差进行实时校正,不但可以有效地减小杂散频谱,而且当输入信号从10 MHz变化至500 MHz时,系统校正后的SFDR平均提高了30.64 dB.仿真结果表明了该方法的正确性和有效性.

关键词：TIADC系统、时钟偏斜误差、完美重构、全并行校正

所属期刊栏目：32

分类号：TN713(基本电子电路)

在线出版日期：2015-06-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：47-51