SRAM型FPGA抗多位翻转布线算法

摘要：

电路元器件尺寸的小型化使得现场可编门阵列（field programmable gate array ，FPGA ）的配置存储器更易出现单粒子效应而造成多位翻转错误。在空间电子系统中经常使用三模冗余（TMR）技术来对单粒子翻转进行防护，但是对于MCUs（单粒子撞击造成的多位翻转）TMR无法防护。该文提出一种提高 TMR电路可靠性的布线算法，用于对抗MCUs。算法考虑到FPGA配置存储单元的设计信息，同时也考虑了用于记录逻辑资源位置和连接资源位置的逻辑簇信息。通过实验对MCU进行静态分析，将提出的算法用于标准电路的加固测试证明算法的可靠性和有效性。

关键词：FPGA、SEU、TMR、MCU

分类号：TN791(基本电子电路)

资助基金：国家自然科学基金项目61007040

在线出版日期：2013-10-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：24-28,32