基于CPLD/FPGA的多功能分频器的设计与实现

摘要：

@@ 引言
分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源,但是对于要求奇数倍分频(如3、5等)、小数倍(如2.5、3.5等)分频、占空比50%的应用场合却往往不能满足要求.硬件工程师希望有一种灵活的设计方法,根据需要,在实验室就能设计分频器并马上投入使用,更改频率时无需改动原器件或电路板,只需重新编程,在数分钟内即可完成.

机标关键词：多功能、分频器、设计方法、重新编程、应用场合、频率比较、占空比、锁相环、实验室、工程师、电路板、倍分频、资源、硬件、芯片、器件、奇数、集成

分类号：TP3(计算技术、计算机技术)

在线出版日期：2007-04-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：42-44