千兆赫超高速ADC新系统架构带来系统高性能

摘要：

@@ 对电路设计者来说,开发千兆赫系统面临相当多的挑战--也就是在处理千兆赫模拟频率和千兆样品取样率时都要求具有非常精密的设计技术.这种系统的每个部分都需要通过精细的设计来达到最优化的性能,任何一个设计拙劣的模拟输入级或时钟驱动电路和不恰当的布线,都将导致动态性能上巨大的缩减,而要在每秒钟数百兆的频率下捕捉数据,更是个令人头痛的问题.

机标关键词：兆赫、超高速、系统架构、设计技术、千兆、动态性能、驱动电路、频率、模拟、电路设计、最优化、输入级、取样率、样品、头痛、数据、时钟、开发、精密、处理

分类号：TP3(计算技术、计算机技术)

在线出版日期：2007-03-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：36-40