基于CPLD的通用PCI扩展总线桥设计

摘要：

本文阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,最后给出了PCI扩展总线桥的仿真时序图.

关键词：PCI总线、CPLD、verilog HDL、时序状态机

分类号：TP3(计算技术、计算机技术)

在线出版日期：2005-07-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：71-73