利用FPGA实现3GPP Turbo编码译码器

摘要：

@@ Turbo卷积码(TCC)是3G无线系统中所采用的前向错误校正(FEC)机制的整体部分.然而,Turbo译码器所带来的计算负担非常重,并不太适合采用传统DSP或RISC处理器实现.由于现场可编程逻辑阵列(FPGA)内在的并行结构,FPGA为解决3G基站收发器中所需要的符号速率FEC和其它计算密集的任务提供了一个高性能信号处理平台基础.

机标关键词：可编程逻辑阵列、信号处理、无线系统、平台基础、计算密集、符号速率、错误校正、并行结构、译码器、收发器、卷积码、高性能、处理器、现场、基站

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2005-07-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：15-17