基于FPGA的数字频率计设计

摘要：

减少数字频率计的测量误差，提高测量精度是频率计设计的热点问题。文章中数字频率计采用了多周期同步测频法，从而保证了闸门信号与被测信号同步。克服了基于传统测频原理的频率计的测量精度随被测信号频率变化而变化的缺点，并消除对被测信号±1的测量误差，实现频率范围内的等精度测频方案。系统采用VHD阱言实现设计，有效提高了设计效率和系统的可靠性。

关键词：FPGA、等精度、数字频率计

分类号：TP391.72(计算技术、计算机技术)

资助基金：北京市学科与研究生教育基金PXM2012-014224-000038;北京信息科技大学基金项目5028223400

在线出版日期：2013-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：43-45