一种基于FPGA的WCDMA下行扰码发生器的设计与实现

摘要：

基于WCDMA系统的扰码的特点提出一种WCDMA下行扰码发生器的设计方案。在QuartusⅡ8.0软件平台上,用Verilog语言进行了实现,并对其进行了编译、功能仿真和时序仿真。用QuartusⅡ8.0软件生成R TL门级电路,将实际生成电路与理论设计电路进行比较,并配置到可编程逻辑器件EP1K30TC144-3进行验证,测试结果表明该设计的正确性与有效性。

关键词：WCDMA、扰码、现场可编程门阵列、硬件描述语言

分类号：TN929.53

资助基金：甘肃省自然科学基金1010RJZA065

在线出版日期：2012-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：46-48