基于FPGA的集中插入式巴克码帧同步的实现

摘要：

介绍了帧同步的原理和巴克码的特点,以及集中插入式帧同步法的流程;在modelsim6.1g与Quartus Ⅱ 7.2软件平台上,用verilo语言实现了13位巴克码集中插入式的搜索电路,对其进行了编译、功能仿真和时序仿真.并配置到可编程逻辑器件EP1K30TC144-3进行了验证.测试结果表明了本设计的正确性与有效性.

关键词：帧同步、现场可编程门阵列、硬件描述语言、13位巴克码

分类号：TN919.3

资助基金：甘肃省自然科学基金1010RJZA065

在线出版日期：2011-03-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：33-35