FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

摘要：

文章提出了一种新的FIR数字滤波器硬件实现结构.这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用.文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的.

关键词：FIR数字滤波器、FPGA、硬件资源、实现结构

所属期刊栏目：18

分类号：TN713+.7(基本电子电路)

在线出版日期：2005-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：22-25