高速异步FIFO的实现

摘要：

采用一种新颖的异步FIFO设计方案,解决FPGA多时钟系统中不同时钟域传输数据的问题.该FIFO实现方案比传统方式简单,工作速度频率高,如设计采用了Verilog HDL硬件语言描述还具有良好的移植性.

关键词：FIFO、异步电路、多时钟系统、亚稳态

所属期刊栏目：24

分类号：TN911

在线出版日期：2005-08-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：77-79