0.18 μm CMOS中用于频率综合的时间数字转换器

摘要：

该文提出一种应用于全数字锁相环高分辨率的时间数字转换器TDC.该TDC延时单元由两级特殊的反相器构成,其中第一个反相器只考虑上升沿,而第二个反相器只考虑下降沿,通过合理选择两级反相器的尺寸可使总延时小于传统延时单元的一半,从而提高了TDC的分辨率.针对这种只考虑单沿的延时单元,该文还提出了相应的TDC系统.实验结果表明,在0.18μmCMOS工艺下,该文提出TDC的分辨率能达到28ps.

关键词：时间数字变换器、延时链、延时估计

所属期刊栏目：49

分类号：TN742.1(基本电子电路)

资助基金：国家八六三高技术项目2007AA01Z2b3;2008AA01A331;2008AA01Z107;国家九七三重点基础研究发展项目2007CB310701

在线出版日期：2009-11-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1209-1213