SHA1的FPGA高速实现

摘要：

信息安全领域中,单向散列函数SHA-1是常用的认证算法之一.本设计的目的是要用FPGA高速实现SHA-1.设计主要分为控制模块和运算模块.控制模块部分采用计数器集中控制方式,占用资源少,时效性好.运算模块的部分延时最大的是5×32连加器部分,它设计的好坏直接影响到整个芯片的速度.对此,本设计采用了进位保存加法器(CSA),大大提高了芯片速度.本设计是在Quatus_4.2运行环境下采用VHDL语言编程实现.

关键词：hash函数、现场可编程门阵列(FPGA)、SHA-1

分类号：TP39(计算技术、计算机技术)

在线出版日期：2010-08-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：60-61