全数字化高速数传解调器的设计与实现

摘要：

针对千兆量级高速数传信号解调器，给出一种全数字化解调方案。在FPGA中采用并行结构实现下变频、载波恢复、时钟恢复以及信道均衡。测试结果表明，该方案能有效的实现信息速率2400 Mbps高速数传信号解调，解调损失小于2 dB。

关键词：高速数传、解调、FPGA、全数字、并行结构

所属期刊栏目：16

分类号：TN85(无线电设备、电信设备)

在线出版日期：2016-06-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：32-35