基于归并算法的高速LDPC流水线译码器设计与实现

摘要：

LDPC码是一种纠错能力极强的编码,已广泛用于新一代数字电视,深空探测,卫星通讯等多种领域,基于不同要求出现了许多不同的编码标准,所以定制化的LDPC码译码算法的硬件实现已成为当今的研究热点之一.为满足卫星通信中高速数据传输的需求,使用LDPC码Normalized最小和译码硬件实现算法以及归并算法原理,并结合FPGA适合并行计算的特点,提出一种基于流水线的部分并行LDPC译码的FPGA设计,通过仿真和实验,最终完成满足卫星高速通信需求的LDPC译码器设计.最终使用Ahera公司FPGA上完成译码器设计,整个系统在时钟频率为150 MHz的条件下,数据处理速率达到1.5Gb/s以上,数据吞吐率达到750 Mb/s纠错性能优异,完全满足卫星高速数据处理要求.

关键词：低密度奇偶校验码、Normalized最小和算法、归并算法、流水线设计

所属期刊栏目：14

分类号：TN919

在线出版日期：2015-01-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：208-212,228