基于Virtex-Ⅱ的时钟数据恢复电路的设计

摘要：

高性能的通信质量要求高稳定性和高精度的时钟,然而在传输过程中不可避免会出现时钟的抖动.这些抖动就给传输带来了偏差,因此,对于时钟的恢复是非常有必要的.基于Virtex系列FPGA,设计了用于时钟数据恢复的电路,经验证该设计电路能有效地恢复输入的时钟数据信号.

关键词：时钟数据恢复、数字时钟管理器、延迟锁定环、亚稳态

所属期刊栏目：10

分类号：TN919.34

在线出版日期：2010-09-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：5287-5290