基于FPGA 的并行数码管显示控制设计

摘要：

论述了采用Verilog HDL设计语言开发串行输入的多组多位数码管显示的设计思想.在硬件物理层实现串行数据的接收和硬件编码,而该物理层是采用VerilogHDL编程在FPGA上实现.利用FPGA硬件执行的并行性解决传统设计方法中难以克服的多组多位数码管显示抖动问题,这也是一种充分利用FPGA资源换取系统性能的设计方法,也易于实现数码管显示的扩展.本设计方案的VerilogHDL源代码已经完成综合并通过了布局布线后的时序仿真,系统性能完全满足实际需求.

关键词：物理层、数码管、FPGA、抖动、VerilogHDL、时序仿真

所属期刊栏目：9

分类号：TP332.3(计算技术、计算机技术)

在线出版日期：2010-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：7170-7172