基于FPGA的多位格雷码计数器

摘要：

根据格雷码的特性,介绍了一种用拆分计数方式实现多位格雷码计数器的方法.在Quartus Ⅱ开发平台上使用VHDL编程实现32位格雷码计数器,并得到仿真波形.实验结果表明多位格雷码计数器能在时钟频率很高的情况下准确计数,明显消除毛刺的产生.和普通的二进制计数器相比具有很好的稳定性和可靠性,为计数器的设计提供了参考.

关键词：格雷码计数器、拆分计数、多位、FPGA

所属期刊栏目：9

分类号：TP311.1(计算技术、计算机技术)

在线出版日期：2010-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：7158-7161