基于SystemVerilog的SoC功能验证方法研究

摘要：

SoC功能复杂度不断提高,结合了最新验证语言SystemVerilog的断言、随机约束、功能覆盖率等特点以及Verification Methodology Manual(VMM)验证架构,对SoC验证的各阶段进行了改进.模块验证阶段灵活应用了形式验证和动态仿真验证;集成验证阶段依据可重性的思想搭建验证环境、采用迭代开发的思想提前了集成验证启动时间;系统验证阶段采取了软硬件协同验证;同时利用随机约束技术开发验证向量,利用功能覆盖率技术评价随机约束向量对功能的覆盖.通过这些改进措施达到了提SoC功能验证效率的目的.

关键词：SystemVerilog、单元验证、集成验证、系统验证

所属期刊栏目：9

分类号：TN407(微电子学、集成电路（IC）)

在线出版日期：2010-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：6814-6818