基于VHDL的高可靠性RAM的IP核设计

摘要：

设计一个采用扩展Hamming码来纠错的高可靠性RAM的IP核.提出一种充分利用厂商提供的,经过特殊优化的基本宏功能模块来设计RAM的IP核的方案.试验结果证明,该RAM IP核满足设计要求,可以正确的配合CPU执行指令,具备应用价值.

关键词：VHDL、扩展Hamming码、RAM、IP核、可靠性、纠错

所属期刊栏目：7

分类号：TN919.31

在线出版日期：2007-07-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：3547-3551