10.3969/j.issn.1674-098X.2016.09.089
面向16纳米及以下技术代的工艺、器件与电路建模和模拟2013年度报告
该研究面向16 nm及以下技术代集成电路工艺,发展纳米级半导体器件的模型、模拟技术,建立新原理逻辑和存储器件的模型和优化设计方法并进行实验验证,为纳米尺度工艺节点下集成电路的TCAD奠定理论基础,为基于新原理器件的集成电路设计提供方法和工具.在过去1年中,经过课题组全体人员密切合作和努力,在基于电路拓扑结构的漏电流快速计算程序,器件参数波动性的统计模型,适于电路模拟的新型阻变存储器模型以及大规模存储阵列的模拟,基于Ⅲ-Ⅴ半导体材料和二维半导体材料的新材料半导体器件中的输运特性研究等多方面开展了创新工作,取得了一系列的阶段性成果.超额完成了该年度的研究任务.
器件模型与模拟、阻变存储器模型、纳米尺度器件、载流子输运
TP1;TP3
2016-08-09(万方平台首次上网日期,不代表论文的发表时间)
共1页
161