一种AES算法的ASIC设计实现

摘要：

为保证信息系统的安全性,基于现代集成电路设计方法,采用Chartered 0.35um CMOS工艺完成一款基于AES算法的密码芯片的ASIC设计.设计中首先完成了芯片的架构设计和模块划分,然后使用Verilog HDL完成了AES算法的描述.功能仿真结果表明该设计的加解密功能完全正确.最后使用Synopsys公司的Astro完成了芯片的物理设计.

关键词：信息系统、AES算法、功能仿真、物理设计

分类号：TN402;TP309(微电子学、集成电路（IC）)

资助基金：天津市自然科学基金资助项目12JCZDJC20500

在线出版日期：2013-05-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：45-49