DMR:兼容RISC-V架构的乱序超标量通用处理器核

摘要：

DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了 自定义向量扩展,虚存系统支持Sv39和Sv48,物理地址为44 b.DMR的单周期整数流水线为12级,指令乱序发射、顺序提交,指令发射宽度为4,实现了多个分布式调度队列,每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法,已经在FPGA原型系统下成功启动Linux OS,CoreMark分数为5.12 MHz,在14 nm工艺下主频可达到2 GHz.

关键词：RISC-V、乱序、超标量、处理器核、通用CPU

所属期刊栏目：58

分类号：TP303(计算技术、计算机技术)

资助基金：广东省重点领域研发计划2019B121204007

在线出版日期：2021-07-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1230-1233