一种并行计算机互连网络中的地址转换Cache

摘要：

当前在大规模并行计算机中,多数并行程序的用户习惯于使用虚拟地址进行编程.因此,虚拟地址与物理地址之间的转换效率直接影响了并行程序的执行性能,而cache能够有效地提高虚实地址转换的效率并降低延迟.提出了一种在大规模并行计算机互连网络中的地址转换cache.它采用了嵌入式DRAM(embedded dynamic random access memory,eDRAM)存储器,容纳更多的地址转换表项,从而提高命中率.并设计一种eDRAM刷新机制,隐藏了刷新操作,避免刷新导致的性能损失.ATC(address translation cache)中实现了诸如纠错码与旁路机制等多种可靠性设计.在32个计算结点上运行业界公认的NPB测试程序,结果显示32个结点中ATC的平均命中率达到了95.3％,表明ATC设计的正确性与高性能.并且通过与3种传统SRAM(Static random access memory)实现的cache进行对比实验,说明了cache容量是提高命中率的关键因素.

关键词：并行计算机、互连网络、虚拟地址、物理地址、地址转换cache

所属期刊栏目：53

分类号：TP333(计算技术、计算机技术)

资助基金：国家自然科学基金项目61103083,61133007;国家“八六三”高技术研究发展计划基金项目2012AA01A301;国家“九七三”重点基础研究发展计划基金项目2011CB309705This work was supported by the National Natural Science Foundation of China61103083,61133007;the National High Technology Research and Development Program of China 863 Program2012AA01A301;the National Basic Research Program of China 973 Program2011CB309705

在线出版日期：2016-06-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：390-398