基于同步EDA工具的异步电路设计流程

摘要：

随着VLSI技术的迅猛发展与应用需求的不断提高,微处理器中的功耗、时钟偏移等问题越来越严重,异步电路及其设计方法受到广泛关注.异步电路设计缺乏通用商业EDA工具的支持,现有的基于同步EDA工具的异步电路设计方法存在复杂度高等问题.提出了一种新的异步电路设计流程.该流程充分利用现有同步EDA工具,通过采用多路虚拟时钟综合方法对电路进行逻辑综合,以及在后端实现时对异步控制通路进行定量延迟分析和精确延迟匹配,可以得到更加优化的电路.使用该流程在UMC 0.18μm工艺下实现了一款异步微处理器内核,实验结果表明该流程能快速有效地进行大规模异步集成电路的设计实现.

关键词：异步电路、设计流程、EDA工具、综合优化、延迟匹配

所属期刊栏目：49

分类号：TP391.7(计算技术、计算机技术)

资助基金：国家自然科学基金项目60873015;国家"九七三"重点基础研究发展计划基金项目2007CB310901

在线出版日期：2013-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：2027-2035