一种高速延时无关同异步转换接口电路

摘要：

针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步转换接口电路.接口由采用门限门的环形FIFO实现,移除了同步时钟,实现了数据从同步时钟模块到异步模块的高速传输,支持多种数据传输协议并保证数据在传输中延时无关.基于0.18μm标准CMOS工艺的Spice模型,对3级环形FIFO所构成的传输接口电路进行了仿真,传输接口的延时为613ps,每响应一个传输请求的平均能耗为3.05pJ/req,可满足多核片上系统和片上网络芯片速度高、功耗低、鲁棒性强和重用性好的设计要求.

关键词：高速低功耗、准延时无关、FIFO、同步转异步、全局异步局部同步

所属期刊栏目：49

分类号：TN402;TP331(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目60725415,60971066;国家"八六三"高技术研究发展计划基金项目2009AA01Z258,2009AA01Z260;宽禁带半导体国家重点实验室基金项目ZHD200904

在线出版日期：2012-05-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：669-678