AES专用指令处理器的研究与实现

摘要：

随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES ASIP以增加少许硬件资源为代价,提高了算法58.4x％的执行效率并节省了47.4x％的指令代码存储空间.

关键词：AES、电子系统级、指令集架构、专用指令处理器、FPGA

所属期刊栏目：48

分类号：TP309(计算技术、计算机技术)

资助基金：国家自然科学基金项目90718032,60903031;山东省自然科学基金项目ZR2010FM015;山东省优秀中青年科学家科研奖励基金项目BS2010DX017;山东大学研究生自主创新基金项目11150071613067

在线出版日期：2012-01-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：1554-1562