基于扫描的低测试功耗结构设计

摘要：

在集成电路设计中,面积、功耗和可测性是3个最为重要的优化指标.测试成本正随着集成电路规模的不断增大而提高,因此在设计中加入可测性设计的考虑已成为共识.基于扫描的可测性设计方法是目前应用最广泛的方法之一.加入扫描结构可以大大提高电路系统的测试性能,但同时也会给系统的面积、性能、功耗等带来一些负面影响.提出了一种考虑低功耗因素的可测性设计方法.计算数据显示,与传统扫描设计方法相比,这种方法在改善系统测试功耗方面具有突出的优势.

关键词：可测性设计、扫描、可控性、可观测性、低功耗、测试功耗、位通过率

所属期刊栏目：38

分类号：TP302.8(计算技术、计算机技术)

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1423-1428