嵌入式协处理器中除法和平方根计算的整合设计

摘要：

在浮点处理元中串行实现除法和平方根计算虽然速度慢,但设计简单规则,占用资源少,有利于嵌入式的应用.结合嵌入式协处理器LSC87的研制,给出了串行实现除法和平方根计算的基4 SRT算法,介绍了确定SRT选择常数过程中不确定区域的验证方法;给出了除法与平方根计算可共用的基4 SRT查询表设计;同时讨论了迭代冗余结果向非冗余二进制的转换.本协处理器设计最大限度地利用了通用数据路径来完成SRT算法的实现,节约了设计资源,并缩短了迭代时间.

关键词：超大规模集成电路、计算机算术、SRT、除法、平方根

所属期刊栏目：38

分类号：TP332.2(计算技术、计算机技术)

资助基金：航天科技集团资助项目64.3.1/B990771/01

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1016-1020