NRS FPU中浮点乘、除运算的合并设计

摘要：

NRS FPU是西北工业大学航空微电子中心研制的具有自主版权的协处理器.文中面向嵌入式应用描述了NRS FPU通用路径下浮点乘、除的合并设计.主要讨论了迭代计数器、除索引寄存器与乘数寄存器的合用、BOOTH译码逻辑与除法的查找表结合、以及数据缩放与移位部件的共用.并结合具体实现,对浮点除算法中实现较复杂的商位产生算法进行了改进.与其它几种常见的处理器比较显示,NRS FPU规模小、速度高,是嵌入式应用的最佳选择.

关键词：BOOTH、SRT、PLA、浮点处理器、FPU

所属期刊栏目：37

分类号：TP301.6;TP332.2(计算技术、计算机技术)

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：313-318