通用处理器的高带宽访存流水线研究

摘要：

存储器访问速度的发展远远跟不上处理器运算速度的发展,日益严峻的访存速度问题严重制约了处理器速度的进一步发展.降低load-to-use延迟是提高处理器访存性能的关键,在其他条件确定的情况下,增加访存通路的带宽是降低load-to-use延迟的最有效途径,但增加带宽意味着增加访存通路的硬件逻辑复杂度,势必会增加访存通路的功耗.文中的工作立足于分析程序固有的访存特性,探索高带宽访存流水线的设计和优化空间,分析程序访存行为的规律性,并根据这些规律性给出高带宽访存流水线的低复杂度、低延迟、低功耗解决方案.文中的工作大大简化了高带宽访存流水线的设计,降低了关键路径的时延和功耗,被用于指导Godsonx处理器的访存设计.在处理器整体面积增加1.7%的情况下,将访存流水线的带宽提高了一倍,处理器的整体件能平均提高了8.6%.

关键词：高带宽、访存流水、高速缓存、TLB

所属期刊栏目：32

分类号：TP302(计算技术、计算机技术)

资助基金：国家自然科学基金60736012;国家"九七三"重点基础研究发展规划项目基金2005CB321600

在线出版日期：2009-04-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：142-151