验证包含黑盒的电路设计的有效方法

摘要：

在超大规模集成电路设计中,为了进行早期的设计错误检测与调试或层次化验证,常常需要使用含黑盒的设计验证方法.该文提出了一种结合逻辑模拟和布尔可满足性的黑盒验证方法,用于验证设计中黑盒外部的功能正确性.该方法使用量化的合取范式(CNF)来表示电路中出现的未知约束,并且不需要修改电路结构,有效地节省了计算资源.此外,通过使用随机并行模拟增强了可满足性算法的错误检测能力.通过对ISCAS'85电路的实验表明了该方法不仅比以往同类算法速度快,而且具有较好的错误检测能力.

关键词：布尔可满足性、功能验证、黑盒、布尔比较、逻辑模拟

所属期刊栏目：27

分类号：TP306(计算技术、计算机技术)

资助基金：国家自然科学基金90207002;北京市重点科技基金H020120120130;浙江省自然科学基金M603097

在线出版日期：2004-07-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：796-802