Intel(R)64体系结构的数据预取机制及效果

摘要：

数据预取是为缓解微处理器与DRAM之间速度差异而出现的隐藏访存延迟的方法.当前Intel各系列处理器都采用多种预取机制来加速数据和代码向Cache的移动,从而提升程序的性能.通过对Intel(R) 64体系结构存储层次的分析,剖析了X86/X64体系的数据预取机制,包括硬件预取和软件预取,并且分析了编译器对软件预取机制的支持.最后测试了Intel(R) 64体系结构数据顸取对科学计算程序中紧嵌套循环性能的影响,总结出了影响数据预取有效性的几个因素.此项工作对在Intel平台上进行循环数组预取优化有指导意义.

关键词：Intel 64、Cache、硬件预取、软件预取、GCC、ICC

所属期刊栏目：43

分类号：TP314(计算技术、计算机技术)

资助基金：国家自然科学基金项目:多核多线程处理器SIMD扩展的编程模型及编译优化关键技术研究61170046;863计划项目:面向国产飞腾处理器的并行程序综合优化系统2012AA010903

在线出版日期：2016-07-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：34-41