FPGA芯片的链结构LUT自测试方法研究

摘要：

基于内建自测试(BIST)思想的FPGA测试方法利用被测芯片中的资源来构建测试所需的TPG或ORA,以减少测试对输入输出引脚和外部ATE的需求.传统的FPGA芯片BIST方法仅考虑自测试结构内被配置为CUT的资源,从而需要进行多次组测试来完成整个芯片的测试.在现有LUT自测试链结构的基础上,通过合理选择TPG的电路结构及测试配置,能够在相同测试开销下增加TPG部分的故障覆盖率,提高测试效率.

关键词：现场可编程门阵列(FPGA)、查找表(LUT)、内建自测试(BIST)、故障覆盖率

所属期刊栏目：41

分类号：TN791(基本电子电路)

在线出版日期：2014-06-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：37-40