一种改进的多核处理器硬件预取技术

摘要：

存储访问延迟一直是制约计算机系统整体性能的瓶颈,多核处理器的出现使“存储墙”问题更加严重.预取技术可以隐藏存储访问延迟,因此基于多核处理器的预取技术最近成为学术界研究的热点.研究了目前较为新颖的多核处理器预取技术Future execution,然后针对其缺陷提出改进,即提出了FE-Runahead架构,其减少了二级Cache访问缺失,提高了二级Cache命中率.实验结果表明,改进后的预取架构的二级Cache命中率提高了约9％,相对执行时间减少了8％.

关键词：CMP、访存模式、存储访问延迟、指令窗口

所属期刊栏目：39

分类号：TP333(计算技术、计算机技术)

在线出版日期：2013-01-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：48-50,64