面向SOC芯片的跨时钟域设计和验证

摘要：

随着高性能、低功耗芯片的发展,多时钟域和跨时钟域(Clock Domain Crossing,CDC)设计越来越多,CDC设计和验证越来越重要.阐述了5种常用的同步器设计模板.验证方法提出了层次化的验证流程:结构化检查,基于断言的验证(assertion-based verification,ABV),对关键模块进行形式化验证.CDC设计应用于研发的一款65nm工艺SOC芯片(最高主频1GHz、10个时钟域设计、多种工作模式),该芯片已流片回来.经测试,芯片的功能正确,说明设计和验证方法是完备的.

关键词：跨时钟域设计、基于断言的验证、PSL属性说明语言、符号模型检查、LTL线性时序逻辑

所属期刊栏目：38

分类号：TN402(微电子学、集成电路（IC）)

资助基金：863国家专项基金项目2008AA01A202;核高基重大专项2009ZX01028-002-002

在线出版日期：2012-01-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：279-281,297