基于TTA体系结构的嵌入式协处理器的设计与实现

摘要：

本文基于TTA结构提出了一种嵌入式协处理器体系结构,并完成了其VLSI设计与实现.该协处理器具有双Cluster的运算内核,能够高效地支持多媒体应用中的数据密集型计算.为了充分发挥协处理器工作效率,本文还设计了具有流缓冲代理特征的流存储子系统,通过实现数据流存储访问机制以及计算资源与片外存储之间的低耦合结构,提高访存带宽.最后,基于该嵌入式协处理器,本文在0.18μm CMOS工艺下实现了一款多核SoC芯片,其工作主频为300MHz,实测功耗为910mW.

关键词：传输触发体系结构、协处理器、代理缓冲

所属期刊栏目：35

分类号：TP3(计算技术、计算机技术)

资助基金：国家自然科学基金60173040;90407022

在线出版日期：2008-05-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：293-297