乱序执行机器上的load指令调度

摘要：

随着处理器和存储器速度差距的不断拉大,访存指令尤其是频繁cache miss的指令成为影响性能的重要瓶颈.编译器由于无法得知访存指令动态执行的拍数,一般假定这些指令的延迟为cache命中或者cache miss的延迟,所以并不准确.我们引入cache profiling技术来收集访存指令运行时的cache miss或者命中的信息,利用这些信息来计算访存的延迟.乱序机器上硬件的指令调度对于发射窗口内的指令能进行很好的动态调度,编译器则对更长的范围内的指令调度更有优势.在reorder buffer中cache miss一旦发生,容易引起reorder buffer满,导致流水线阻塞.调度容易cache miss的指令,使其并行执行,从而隐藏cache miss的长延迟,就可以提高程序性能.因此,我们针对load指令,一方面修改频繁miss的指令的延迟,一方面修改调度策略,提高存储级并行度.实验证明,我们的调度对于bzip2有高达4.8%的提升,art有4%的提升,整体平均提高1.5%.

关键词：指令调度、cache profiling、存储级并行

所属期刊栏目：34

分类号：TP3(计算技术、计算机技术)

在线出版日期：2008-01-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：298-300,311