10.3969/j.issn.1002-137X.2007.10.078
一种基于FPGA高集成化的直接数字频率合成系统的设计
文章提出了一种基于高集成化的直接数字频率合成技术构成的程控信号发生器的设计方案,用于模拟微硬盘读写通道的伺服信号,方案采用超大规模FPGA(field-programmable logic)集成PDSP(programmable digital signal processor)设计和直接数字频率合成技术,试验结果证明,与传统使用分离器件设计方案相比,该方案能产生较高质量信号.电路设计有集成化、低功耗,简单化、易现场修改、便于程控等优点.
伺服信号、PDSP、FPGA、直接数字频率合成
34
TP3(计算技术、计算机技术)
国家高技术研究发展计划863计划2005AA114180;国家自然科学基金60373091;国家重点基础研究发展计划973计划2004CB318203
2007-12-10(万方平台首次上网日期,不代表论文的发表时间)
共3页
299-300,305