高性能人脸识别加速器优化设计及FPGA实现

摘要：

计算机视觉的快速发展对嵌入式产品的系统性能要求越来越高,传统的现场可编程门阵列(Field Program-mable Gate Array,FPGA)平台存在计算吞吐未能很好匹配内存带宽,通用处理器对卷积神经网络(Convolutional Neural Network,CNN)的实现效率不高,未能满足性能要求等问题.针对以上设计瓶颈,使用经典的LeNet-5神经网络模型,在Xilinx ZC706嵌入式开发平台上设计了一个高性能的人脸识别神经网络加速器,在高层次综合(High Level Synthesis,HLS)工具的基础上通过存储优化、定点量化、运算优化等方法对神经网络模型进行优化改进,实现了7层的CNN加速器.实验结果表明,CNN加速器的工作频率为200 MHz,相较于CPU,加速器实现了126倍加速,相较于GPU速度提升10倍以上,并且功耗仅为2.62 W.

关键词：CNN加速器、现场可编程门阵列(FPGA)、高层次综合(HLS)、存储优化、定点量化

所属期刊栏目：56

分类号：TP302.1(计算技术、计算机技术)

资助基金：国家自然科学基金;陕西省重点研发计划项目;陕西省自然科学基础研究计划项目

在线出版日期：2020-11-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：48-54