面向国产CPU的可重构计算系统设计及性能探究

摘要：

为了提升国产平台的计算性能,采用国产CPU+FPGA的异构架构,设计了基于国产CPU的可重构计算系统.该系统包括基于国产CPU的主机单元和FPGA可重构加速单元,主机单元负责逻辑判断与管理调度等任务,FPGA负责对计算密集型任务进行加速,并采用OpenCL框架模型进行编程,以缩短FPGA的开发周期.为了验证该系统的性能,采用AES加密算法来测试该系统的计算性能,通过对不同长度的明文进行AES加密测试,并与CPU串行处理结果进行对比,得出:相比于单核FT-1500A CPU串行加密方式,采用可重构计算系统并行加密能够获得120多倍的加速比,且此加速比会随着明文长度的增加而成非线性增大.实验结果表明:基于国产CPU的可重构计算系统能够大幅提升国产平台的计算性能.

关键词：可重构计算、国产CPU、现场可编程门阵列(FPGA)、AES算法、OpenCL

所属期刊栏目：54

分类号：TP338.6(计算技术、计算机技术)

在线出版日期：2019-01-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：36-41