NCL电路并行处理结构研究

摘要：

针对NCL电路数据编码方式的特点,提出了一种并行数据处理的NCL电路结构,通过同时对两路双轨编码数据流的并行处理,提前计算出下一个无效数据,缩短了无效数据维持时间.此结构应用到4x4乘法器的设计,采用COMS 0.18岬工艺,乘法器在非流水模式下和2级流水模式下分别进行了综合、布局布线和仿真,与传统NCL 4x4乘法器相比,无效数据维持时间分别缩短了32.9%和33.2%.

关键词：零约束逻辑电路、并行处理、异步电路

所属期刊栏目：46

分类号：TP332(计算技术、计算机技术)

在线出版日期：2010-03-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：54-56,60