H.264编码器存储带宽分析及DRAM控制器设计

摘要：

在分析H.264/AVC编码过程中存储器带宽需求的基础上,提出一种DRAM控制器结构,并实现了几种不同调度策略的DRAM控制器结构设计.实现了令牌环、固定优先级和抢占式等三种结构,结合已有的存储空间映射方法,通过减少换行及Bank切换过程中的冗余周期,进一步提高存储器的带宽利用率.实验结果表明,提出的三种存储器结构中抢占式调度具有最高的宽利用率,可满足150 MHz时钟频率条件下HDTV1080P实时编码的应用.

关键词：H.264/AVC标准、动态随机存储器、存储控制器、总线调度

所属期刊栏目：45

分类号：TN919.81

在线出版日期：2009-06-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：141-144