多核多线程处理器二级Cache预取结构的设计

摘要：

合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法.针对现有的多核多线程处理器,讨论了二级Cache的混合预取结构设计方案.通过详细设计和仿真分析,结果表明混合预取结构可有效提高处理器的整体性能.特别是采用不命中混合预取结构的二级Cache性能更佳,适合满足此类结构的多核多线程处理器需求.

关键词：混合预取、多核多线程、二级Cache、命中率

所属期刊栏目：45

分类号：TP303(计算技术、计算机技术)

资助基金：国家自然科学基金重点项目the Kev National Natural Science Foundation of China under Grant 60736012;国家自然科学基金the National Natural Science Foundation of China under Grant 60773223

在线出版日期：2009-05-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：69-71,91