复杂混合信号SoC芯片的延迟测试

摘要：

随着芯片集成度的持续提高以及制造工艺的不断进步,对测试覆盖率和产品良率的严格要求,需要研究新的测试方法和故障模型.基于扫描的快速延迟测试方法已经在深亚微米的片上系统(SoC)芯片中得到了广泛的使用.通过一款高性能复杂混合信号SoC芯片的延迟测试的成功应用,描述了从芯片对延迟测试的可复用的时钟产生逻辑的实现,到使用ATPG工具产生延迟图形,在相对较低的测试成本下,获得了很高的转换延迟和路径延迟故障覆盖率,满足了产品快速上市的要求.

关键词：片上系统、延迟测试、测试覆盖率

所属期刊栏目：44

分类号：TP302(计算技术、计算机技术)

在线出版日期：2008-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：89-93,175