基于CAVLD快速算法的硬件实现

摘要：

在H.264的解码过程中,由于CAVLD部分采用的是变长编码,不能通过并行机制来提高速度,限制了整个系统的性能.针对CAVLD的硬件实现,提出一种新的算法,该算法采用地址查找法来提高解码速度,同时通过采用流水线结构,加快解码速度,采用计算方法代替查找表,减少ROM资源.FPGA综合结果表明最高速度支持到106 MHz,通过与文献[5]比较,解码速度提高12%～48%.

关键词：CAVLD、快速解码、地址查找、H.264/AVC

所属期刊栏目：43

分类号：TP301.6(计算技术、计算机技术)

资助基金：广东省深圳市华为技术有限公司资助项目YJCB20050198BA

在线出版日期：2007-12-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：99-102