10.3321/j.issn:1002-8331.2005.05.037
RISC微处理器中存取部件设计的一种优化方法
低速的存取部件一直是限制高性能微处理器性能的一个关键因素.文章提出了RISC微处理器存取部件(LSU)设计中一种优化的设计模型,阐述了该模型提高存取指令执行速度的机理以及关键路径的优化设计机制,分析了该模型在改善微处理器性能中的作用,并且该模型已经成功的应用到微处理器龙腾Ⅱ的设计中.Verilog仿真、综合和静态时序分析的结果表明该设计达到了良好的效果.
微处理器、存取部件、LSU、对齐部件
41
TP303(计算技术、计算机技术)
国家部委预研基金
2005-04-07(万方平台首次上网日期,不代表论文的发表时间)
共4页
110-112,116