同步和异步时序逻辑电路统一设计的新方法

摘要：

介绍了一种新的时序电路的设计理论与方法,实现了同步、异步电路的设计过程的统一.该方法的特点是直接从时序电路的状态转换图(STD)获得触发器的激励条件和时钟脉冲;设计原理简单,易于理解,使设计更直观清楚,比传统方法简便、快捷,避免了对状态方程、驱动方程的复杂计算;该设计方法过程可以采用程序实现,实现了时序电路设计的程序化、自动化.

关键词：时序电路、转换系统、触发器、激励条件

所属期刊栏目：39

分类号：TP331.1(计算技术、计算机技术)

在线出版日期：2003-10-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：136-138,152