可综合RTL级电路模型

摘要：

高层次设计方法使电路的设计发生了巨大的变化,但许多设计者在使用时却感到从语言模型到电路模型的差异使得他们很难掌握这种方法,电路设计后仿真通过率低.文章结合VHDL语言探讨了高层次设计方法在具体设计中的应用,通过明确各种电路的描述方法,提高电路描述的正确性,从而能最大限度地发挥高层设计方法的优点.

关键词：高层次设计方法、VHDL、可综合

所属期刊栏目：36

分类号：TP3(计算技术、计算机技术)

资助基金：国防预研基金8.1.1.12

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页码：17-18,30