敏捷设计中基于机器学习的静态时序分析方法综述
随着集成电路规模越来越大,设计变得越来越复杂.为了有效地提升设计生产率,芯片敏捷设计受到越来越广泛的重视.在芯片 RTL-to-GDSII 设计流程中,敏捷设计方法需要广泛借助机器学习技术,寻求"无人参与"的解决方案.时序性能作为芯片的重要性能指标,需要在 RTL-to-GDSII 设计的各个流程中进行静态时序分析.快速、准确、可靠的时序预测,可以将Sign-Off的时序性能前馈到早期设计流程中,指导早期设计的时序优化和时序收敛,减少芯片设计的迭代次数和迭代周期.文中给出敏捷设计中时序优化的流程框架,详细地梳理了 RTL-to-GDSII 设计流程中基于机器学习的时序分析研究现状;并从数据准备、问题建模、实用性以及通用性等多方面,探讨了敏捷设计中基于机器学习方法进行时序预测的挑战.
敏捷设计、电子设计自动化、静态时序分析、机器学习
35
TP391.41(计算技术、计算机技术)
国家自然科学基金;国家自然科学基金
2023-06-27(万方平台首次上网日期,不代表论文的发表时间)
共13页
640-652